译  者  序
随着信息产业的发展， 集成电路已经发展到系统级芯片（SoC）阶段， 而培养更多高水平集成电路设计人才是目前国内微电子学科的一项重要任务。正如本书前言所述， 通过对本书的学习， 读者可以熟悉全定制集成电路的设计与实现， 了解超大规模集成（VLSI）电路的版图设计和制造， 并可利用全定制技术进行VLSI系统设计。此外， 还可深入了解现代VLSI技术的特征和局限性， 获取足够的背景知识以应对这一发展日新月异的高科技领域。尽管有些读者最终可能并不从事集成电路设计工作， 但是， 对相关背景知识有较为通透的了解， 有助于在系统设计中消除诸多隐患， 从而让集成电路的应用变得更加高效而可靠。
本书是作者根据15年来在台湾科技大学开设的“VLSI系统设计”和“数字集成电路分析与设计”两门课程的讲义精心编写而成的。在阐述原理和概念时， 由浅入深， 逐步深入， 并借助大量的图形与实例帮助读者理解全定制VLSI的基本特征， 掌握数字逻辑设计、 数字电路设计， 以及系统设计的要素。此外， 在每章最后部分还提供了一定数量的习题， 可用于测试读者对书中内容的掌握理解情况。
本书由刘艳艳、 张为等翻译， 张为审校。在本书的翻译过程中， 电子工业出版社李秦华编辑、 马岚编辑在组织出版和编辑工作中给予了大力的支持， 在此， 对他们的帮助表示衷心的感谢。
需要指出的是， 某些关于集成电路版图和工艺术语的中译词汇目前尚无统一标准， 译者力图深入浅出、 翔实准确， 但由于水平有限， 译文中难免有不妥指出， 敬请读者批评指正。

译  者
于天津大学
2014年10月

前    言
随着半导体的发展及计算机和通信业的兴荣，采用片上系统（SoC）已经成为了降低产品成本的一项不可或缺的技术。随着这一趋势的发展以及特征尺寸的持续降低， 了解超大规模集成（VLSI）电路的电路基础知识以及版图设计知识显得非常重要， 原因有如下几点。首先， 在解决更为困难的问题时需要对电路和版图设计问题有基本的了解。其次， 出色的工程师通常可凭借其物理直觉来快速估算出电路的行为特点， 不需要完全依赖计算机辅助设计（CAD）工具。本书正是从逻辑、 电路以及系统设计的角度进行阐述， 以满足大家对相关知识的需求。
为了达到这些目标， 本书将着力于从底向上建立对集成电路的了解， 更多关注逻辑电路、 逻辑设计以及系统设计。更确切地说， 本书的目标有如下几点。首先， 本书将通过数字系统的实现过程来令读者熟悉全定制集成电路。其次， 本书对开关逻辑设计的规则进行了介绍， 并提供了很多有用的图表， 这些都可以应用到不同的静态和动态逻辑系列电路当中去。第三， 本书对互补金属氧化物半导体（CMOS）VLSI的制造和版图设计进行了详细介绍。因此， 读者在阅读完本书之后可利用全定制技术进行VLSI系统的设计。第四， 本书意欲涵盖当代CMOS工艺的若干重要问题， 包括深亚微米器件、 电路优化、 互连线建模与优化、 信号完整性、 电源完整性、 时钟和时序、 功耗以及静电放电（ESD）。因此， 读者不仅可以深入了解现代VLSI技术的特征和局限性， 而且还能获取足够的背景知识以应对这一日新月异的领域。
本书的大部分内容来源于VLSI系统设计和数字集成电路分析与设计这两门课程， 而这两门课程在过去的15年中在我们学校每年都有开设。这两门课程都是本科生和研究生一年级学生的选修课。本书的目的在于成为学生的有用教材和工程师的实用参考书， 或者成为读者的自学书。对于课程使用， 本书通篇都列举了大量实例， 以帮助读者理解全定制VLSI的基本特征， 掌握数字逻辑设计、 数字电路分析与设计以及系统设计的要素。此外， 书中还利用了大量图形来解释各个主题的主要概念。在每章中还提供了大量习题， 以帮助读者测试其对书中内容的理解。
本书内容
本书的内容主要分为三部分。第一部分为第1章至第6章， 主要介绍层次化IC设计、 标准CMOS逻辑设计、 金属氧化物半导体（MOS）晶体管的物理学原理、 器件制造、 物理版图、 电路仿真、 功耗和低功耗设计规则与技巧。第二部分包括第7章至第9章， 介绍的是静态逻辑和动态逻辑以及时序逻辑。第三部分关注的是系统设计， 包括第10章至第16章以及一个附录。这一部分主要考虑的是数据通路子系统设计、 存储器模块、 设计方法和实现方式、 互连线、 电源分布与时钟设计、 输入/输出模块、 ESD保护网络以及测试和可测性设计。
第1章介绍VLSI系统的特征、 性能及前景。本章首先简要回顾了集成电路的发展史， 并简单介绍了目前以及不远的将来VLSI设计所面临的挑战。然后介绍了VLSI设计与制造、 CMOS逻辑电路的设计规则与设计模式， 同时还介绍了数字系统的设计与实现方法。
第2章介绍了半导体的基本特性、 pn结的特征、 MOS系统和MOS晶体管的特征。有关半导体的内容包括了本征半导体与非本征半导体的区别。pn结的特征包括基本结构、 内建电势、 电流方程和结电容。对MOS晶体管（MOSFET）的基本工作原理及其理想电流电压（IV）特性进行了细致的探讨。此外， 还介绍了CMOS工艺的按比例缩小理论、 非理想特性、 阈值电压效应、 泄漏电流、 短沟道IV特性、 温度效应以及MOS晶体管的限制。同时， 本章还随例介绍了集成电路仿真程序（SPICE）及相关的二极管和MOS晶体管模型。
第3章对半导体的基本制造工艺进行了介绍， 包括热氧化、 掺杂工艺、 光刻、 薄膜去除、 薄膜淀积及其集成。此外还对后端工艺， 包括晶圆测试（或称为晶圆探测）、 划片、 封装、 最终测试以及老化测试进行了讨论。另外还简要介绍了几种先进的封装技术， 例如多模块（MCM）封装和3D封装， 包括系统封装（Systeminpackage, SiP）、 系统级封装（Systemonpackage, SoP）以及晶圆上系统（SoW）。
第4章考虑的是制造工艺和电路设计之间的接口部分， 即版图设计规则。同时还介绍了一些版图设计的深层次考虑， 包括现代深亚微米（纳米）工艺的信号完整性、 可制造性和可靠性。对CMOS工艺中的闩锁问题进行了深入探讨。之后， 结合例子对常规版图结构中广为采用的欧拉路径法进行了介绍。
第5章关注的是MOS晶体管的寄生电阻和电容及其影响。在此首先介绍的是MOS晶体管的电阻和电容， 然后介绍了估算传输延迟， 即tpHL和tpLH的三种常规方法。之后介绍的是单元延迟和Elmore延迟模型。接下来讨论的是由反相器或混合逻辑门组成的逻辑链路的路径延迟优化问题。最后给出了逻辑功效的定义， 并对其在路径延迟优化问题中的应用进行了细致探讨。
第6章介绍的是功耗和低功耗设计。在本章中首先介绍的是MOS逻辑电路的功耗， 然后关注的是低功耗设计原则及相关问题。最后介绍的是功率可控元件设计和动态功率管理技术， 并结合例子进行了深入讨论。
第7章研究的是静态逻辑电路。首先考虑的是CMOS反相器及其电压传输特性。然后介绍的是与非门和或非门。最后结合典型实例对单轨逻辑电路和双轨逻辑电路做了广泛介绍。同时对这些逻辑电路的逻辑设计规则进行了深入研究。
第8章考虑的是动态逻辑电路。本章首先对基本的动态逻辑电路进行了细致讨论， 并讨论了局部放电危险及其避免措施。之后更为细致地对动态逻辑的非理想效应进行了讨论。最后介绍了三种类型的动态逻辑：单轨动态逻辑、 双轨动态逻辑和钟控CMOS逻辑。
第9章介绍的是时序逻辑电路。本章首先介绍了时序逻辑电路的基础知识， 包括时序逻辑模型、 基本双稳态器件、 亚稳态、 冒险以及仲裁器。之后对不同CMOS静态和动态存储器元件进行了深入讨论， 包括锁存器、 触发器和脉冲式锁存器。同时还细致讨论了基于触发器、 锁存器和脉冲式锁存器的系统时序问题。最后讨论的是流水线系统。
第10章对数据通路中广为采用的基本元件进行了探讨。这些元件包含基本组合元件和时序元件。组合元件包括译码器、 编码器、 多路选择器、 多路分配器、 幅值比较器和移位器， 时序元件包括寄存器和计数器。此外还对算术运算包括加法、 减法、 乘法和除法进行了细致讨论。通常一个算术运算可通过采用一个多周期结构或单周期结构来实现。文中多次以移位、 加法、 乘法和除法运算为例来阐述这两种结构的本质。
第11章对大量不同类型的半导体存储器进行了介绍。半导体存储器可根据数据存取的类型和信息保持能力来分类。根据数据存取类型， 半导体存储器可分为串行存取存储器、 内容寻址存储器和随机存取存储器。随机存取存储器可分为读/写存储器和只读存储器。读/写存储器还可进一步细分为两种类型：静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）。根据信息保持能力， 半导体存储器可分为易失性和非易失性存储器。易失性存储器包括静态RAM和动态RAM， 而非易失性存储器包括ROM、 铁电RAM（FRAM）和磁阻RAM（MRAM）。
第12章介绍的是VLSI或数字系统的设计方法和实现方式。本章首先介绍了系统级和寄存器传输（RT）级的相关设计方法。然后介绍了数字系统寄存器传输级和物理级的设计流程及其实现方式。最后通过一个实例分析来演示如何用不同方法来设计并实现一个真实系统， 包括μP/DSP系统、 现场可编程器件以及带有单元库的专用集成电路（ASIC）。
第13章讲述的是互连线及其相关问题。VLSI系统或数字系统中的互连线主要提供电源传递路径、 时钟传递路径以及信号传递路径。它在所有VLSI系统或数字系统中都扮演着非常重要的角色， 因为它控制了时序、 功率、 噪声、 设计功能及可靠性。所有这些密切相关的问题都在文中进行了细致讨论。
第14章讨论的是电源分布和时钟设计。文中详细讨论了电源分布、 电源分布网络和去耦电容的设计问题及其相关问题。时钟系统的主要目的是为系统中的时序器件或动态逻辑电路产生并分配一个或多个时钟， 并且时钟偏移要尽可能小。为此， 本章着重介绍了时钟系统架构、 产生时钟的方法以及时钟分配网络。同时还对锁相环和延迟锁定回路进行了探讨。
第15章介绍了输入/输出（I/O）模块和静电放电（ESD）保护网络。I/O模块通常包括输入和输出缓冲器。它们在芯片或VLSI系统与外部的通信中起着重要的作用。与I/O缓冲器相关的是ESD保护网络， 利用它们来为ESD事件引起的静电荷提供放电电流通路， 以保护核心电路不被破坏。
最后一章（第16章）讨论的是测试和可测性设计问题。测试的目的是为了找出系统或电路中存在的任何缺陷。本章首先关注了VLSI测试， 随后对故障模型、 测试向量产生和可测电路设计或可测性设计进行了讨论。之后对边界扫描标准（IEEE 1149.1）， 系统及测试， 例如SRAM， 基于内核的系统， 片上系统（SoC）以及IEEE 1500进行了简要介绍。
附录通过Verilog硬件描述语言（Verilog HDL）和SystemVerilog实例对一些可综合特性进行了概述。通过列举这些例子， 读者可逐步学会采用Verilog HDL/SystemVerilog来描述他们自己的硬件模块。此外， 附录中还简要地介绍了验证程序的基本设计方法。最后用Verilog HDL对第12章中介绍的start/stop计时器完整地描述了一遍。
本书的课程使用
多年来作者一直将本书中的内容用于如下两门课程， 即VLSI系统设计（或VLSI导论）和数字集成电路分析与设计。VLSI系统设计这门课的目的是让学生了解如何以全定制集成电路方式实现一个数字系统， 为其介绍开关逻辑设计的规则， 为CMOS逻辑电路提供有用的范例， 形象地介绍CMOS VLSI的制造和版图设计， 让学生对现代VLSI技术有基本的了解。因此， 读者不仅可深入了解现代VLSI技术的特征和局限性， 而且还能获取足够的背景知识以应对这一日新月异的领域。在这门课程中包括如下几个章节。具体内容可参阅：
● 1.1节至1.4节
● 3.1节至3.3节
● 4.1节至4.4节
● 5.1节至5.3节和6.1节
● 7.1节（7.1.2节至7.1.4节）， 7.2节和7.3节
● 8.1节（8.1.2节和8.1.3节）， 8.3节， 8.4节和8.5节
● 9.1节， 9.2节， 9.3节和9.4节
● 10.1节至10.6节
● 可选， 12.1节至12.3节
● 可选， 16.1节至16.5节
数字集成电路分析与设计这门课程的主要目的是向学生介绍现代CMOS工艺的重要问题， 包括深亚微米器件， 电路优化， 存储器设计， 互连线建模与优化， 低功耗设计， 信号完整性， 电源完整性、 时钟和时序、 功耗以及静电放电（ESD）。为达到这些目标， 在课程中涵盖了如下几个章节。具体内容同样可参阅：
● 2.1节至2.5节
● 7.1节至7.3节
● 8.1节至8.2节
● 11.1节至11.6节
● 13.1节至13.4节
● 14.1节至14.3节
● 15.1节至15.4节
● 6.1节至6.4节
当然， 我们鼓励采用这本书的指导教师根据本书的内容确定自身的课程大纲。
补充材料
所有采用本书作为教材的指导教师都可获得指导教师补充材料， 包括解答手册和讲义的PPT幻灯片采用本书作为教材的授课教师， 可联系te_service@phei.com.cn获得相关教辅资料——编者注。。
致谢
本书的绝大部分材料来源于我们学校的两门课程ET5302和ET5006， 而这两门课程在过去的15年中每年都有开设。十分感谢学习这两门课程的学生， 他们参与了本书草稿中的大量实验课程。两门课程的参与者提供了很多有用的建议， 帮助本书的内容日臻完整， 十分感激。感谢台湾应用研究实验室的芯片实现中心， 在过去的20年中他们为台湾的VLSI教育和相关研究提供了大量支持。还要诚挚地感谢我的导师， Ben Chen， 中华书局的创办者之一， 在过去的数十年中对我的学术生涯提供了鼎力支持和不断的鼓励。特别感谢CRC出版社的工作人员， 他们为本书的出版立下了汗马功劳， 特别是：LiMing Leong， Joselyn BanksKyle和Jim McGovern。最后， 要将我最衷心的感谢献给我的妻子Fanny和我的孩子Alice和Frank， 他们对我在本书的写作过程中无法陪伴他们给予了足够的理解和支持。

MingBo Lin于台北