作者简介 Samir Palnitkar是美国Jambo Systems公司总裁。Jambo Systems公司是一流的专用集成电路（ASIC）设计和验证服务公司，专门从事高级微处理器、网络和通信芯片的设计服务。Palnitkar先生曾创办一系列小型的高科技公司。他是Integrated Intellectual Property公司的创办人。该公司是一家专用集成电路设计公司，已被Lattice Semiconductor公司收购。后来，他创建了电子商务软件公司Obongo，已被AOL Time Warner公司收购。 Palnitkar先生毕业于位于印度坎普尔市的印度理工学院电气工程系，获得学士学位，后来在美国西雅图的华盛顿大学电气工程系获得硕士学位，接着在美国加州圣何塞州立大学获得MBA学位。 Palnitkar先生目前是数字系统设计领域Verilog HDL建模、逻辑综合和基于EDA的设计方法学等方面的公认权威。他在设计和验证方面有丰富的工作经验，成功地完成过多种微处理器、专用集成电路和系统的设计。他是第一个使用Verilog语言为共享内存、高速缓冲存储器组合（cache coherent）和多处理器体系结构搭建框架的人物。他领导研发了多处理器体系结构（一般称为UltraSPARC端口体系结构）。Sun Microsystems公司在下一代台式机的设计中采用了他研发的这种体系结构。除了UltraSPARC CPU以外，他还为许多一流的公司完成过许多不同类型的设计和验证项目。 Palnitkar先生与一些研发仿真产品的公司有合作关系，是首批试用基于周期仿真的技术的领军人物。他有使用多种EDA工具的经验，诸如Verilog-NC，Synopsys VCS，Specman，Vera，System Verilog，Synopsys，SystemC，Verplex和Design Data Management Systems等。 Palnitkar先生是三项美国专利的发明人。第一项是分析有限状态机的新方法；第二项是基于周期的仿真技术；第三项是独特的电子商务技术（待批准）。他还发表了几篇技术论文。在业余时间，Palnitkar先生喜欢板球运动、阅读书籍和环球旅行。 序早在1984年，Gateway Design Automation公司就谨慎地开始了Verilog硬件描述语言的研发。这种语言得到了集成电路芯片和数字系统设计工程师的广泛认可和普遍采用，因此已经成为了一项工业标准。Verilog最初是一种靠仿真环境支持的专利语言，是第一种能够支持混合层次（mixed- level）设计表达方式的语言。这些层次包括数字电路的各种级别的抽象，即从开关级、门级、RTL级一直到更高级别的抽象。仿真环境提供了功能强大的统一的方法，不但能用于数字系统的设计，还能进行数字系统的测试，即对正在进行的数字系统设计进行验证。 Verilog之所以能在市场上得到认可并占据主导地位，有三个关键的因素。第一个关键因素是，在Verilog语言中引入了编程语言接口（PLI）。利用PLI，Verilog用户可以扩展具有自己的特色的仿真环境。如果用户明白了如何开发PLI，并成功地采用Verilog扩展了自己的仿真环境，那么这些用户就能成为真正的Verilog赢家。第二个关键因素是，Gateway公司一直密切注意ASIC制造厂商的需求。从1987年到1989年期间，公司曾努力与Motorola，National和UTMC等ASIC制造厂商在Verilog应用和开发方面加强合作，这些工作使得Verilog在这一领域逐渐占据了主导地位。Gateway公司认识到，绝大多数的数字逻辑仿真工作是由ASIC芯片的设计者完成的，这一认识增加了Verilog取得成功的机会。随着ASIC制造厂商提倡使用Verilog，Verilog仿真器逐渐被ASIC制造厂商认可，作为接收设计制造订单时的签字认可测试工具①。工业界对Verilog的认可，更进一步使得它在数字逻辑设计领域占据统治地位。最后一个关键因素是，1987年Synopsys公司引入了以Verilog为基础的综合技术，从而有力地支持了Verilog取得成功。Gateway公司为了让Verilog在综合技术方面取得优势，把其专有的Verilog使用权授予了Synopsys公司，仿真和综合技术的结合使得Verilog成为硬件设计工程师首选的硬件描述语言。 VHDL（VHSIC Hardware Description Language，甚高速集成电路硬件描述语言）的出现，得到了许多其他EDA厂商的强力追捧，使得VHDL很快成为IEEE标准，并因此使Verilog在许多公开的场合受到过“排挤”。1995年，Verilog也被批准成为IEEE 1364标准。并且，自从1995年以来，根据Verilog用户提出的需求，Verilog做了许多增补。这些增补都已经归入最新推出的Verilog标准，IEEE 1364-2001。今天，Verilog已经成为数字设计的首选语言，它是综合、验证和布局布线技术的基础。本书是Verilog语言用户的最好的指南，不但用丰富的实例解释了该语言的许多结构，还深入到许多应用细节，如编程语言接口（PLI）的开发使用和综合技术等。本书章节安排合理，循序渐进，从实际设计工作者的需求的角度来编写，而不只是讲解一些语法现象。本书第二版在两个方面具有特色。第一，包括了IEEE 1364-2001标准中所有新增补的内容，让读者有机会了解有关Verilog的最新信息，提高自己的设计水平。第二，新增加了一章，专门介绍高级验证技术，这些高级验证技术现在已经成为Verilog设计方法学整体结构的一部分。对设计和验证由几百万个门构成的数字系统的Verilog用户来说，了解和掌握这些技术是极其关键的。给用户讲解Verilog及其各种设计和验证方法学是一件相当困难并具有挑战意义的工作。手头有这本书，一定能使Verilog语言的初学者大大加快学习过程，也能使有经验的Verilog老用户很方便地获取Verilog新知识。这是一本每个Verilog用户手头必备的好书。 Prabhu Goel Gateway Design Automation公司前任总裁 前言刚开始学习Verilog HDL时，我到处寻找能帮助我很快进入Verilog HDL用户角色的书。我想参考一些基础数字电路设计范例来学习必要的Verilog HDL结构，这样就能自己用Verilog语言来设计一些小规模的数字电路并运行仿真。后来，我逐渐积累了一些编写基本Verilog模块的经验，并想进一步学习用Verilog HDL来设计更复杂一些的电路。当时，我到处打听，希望能搜寻到一本好书，希望能通过阅读这本书而全面了解高级Verilog数字系统设计概念，并掌握实际数字电路设计方法学。但是，我一直没有找到合适的书。我是通过经常接触到的Verilog产品手册，慢慢地积累了数字电路设计和实际集成电路验证的经验。如果当时手头有一本好的Verilog参考书，可以随时翻阅，我的学习进度一定可以大大加快。这个想法促使我编写了本书的第一版。自从本书第一版发行以来，已经过了6年多。在此期间，我完成了各种类型的许多ASIC设计和微处理器设计项目，我的设计和验证经验也随之逐渐加深和丰富。同时我也注意到，反映技术发展水平的高级验证方法学和各种设计工具也更加成熟。Verilog HDL的新标准IEEE 1364-2001也已经得到批准。编写本书第二版的目的是增补有关IEEE 1364-2001标准的新内容，把最先进的验证方法介绍给Verilog用户，并希望新版本能为读者提供更加丰富的学习内容。本书重点放在内容的宽广度而不是深度上，旨在传授给读者基于Verilog的广泛的实用工作知识，使读者能够对基于Verilog HDL的设计技术有全面的了解。本书把深入涵盖每个Verilog主题的任务留给Verilog HDL语言参考手册和各种基于Verilog产品的参考手册。本书虽然应该归属于Verilog HDL语法类书籍，但总的来说更应该归属于数字设计类书籍。Verilog HDL只是一种设计数字电路和系统的工具，认识到这一点是很重要的。Verilog HDL只是实现我们的最终目的（即数字集成电路芯片）的手段，因此本书强调设计实践的全面知识，而不仅仅只介绍Verilog HDL语言方面的知识。基于硬件描述语言的数字电路和系统的设计方法已经逐渐成为工程师们必须掌握的方法，没人能承受无视硬件描述语言所造成的工作损失。读者对象本书面向的主要对象是Verilog的初学者和中级水平的读者。然而，对于Verilog高级用户来说，本书涵盖的知识面很广，为这些高级读者提供了一本极好的参考书，能帮助他们理解各种手册和基于Verilog产品的培训教材。关于Verilog硬件描述语言的要点，在本书中安排合理、循序渐进。本书从最基本的概念出发，例如，从介绍基于硬件描述语言的设计方法学着手，然后逐渐过渡到高级主题，例如编程语言接口和逻辑综合等。因此本书对专业水平不同的读者都有用，具体解释如下： 学习数字逻辑设计的大学生本书的第一部分用做Verilog HDL逻辑设计课程教学是很合适的。学生们受到书中层次建模的概念、基本Verilog结构、建模等技术的熏陶，很快就可以学会编写小型模块和运行仿真的知识。 业界的Verilog新用户许多公司正在转向用Verilog进行设计。本书的第一部分对于想把自己的技术转向基于HDL设计的设计师们来说，是完美的入门课程。 已经具有Verilog基础知识并希望理解高级概念的用户本书的第二部分讨论了许多高级概念，诸如用户自定义原语（UDP）、时序仿真、编程语言接口（PLI）和逻辑综合等，这些知识对于正从编写小型Verilog模型过渡到较大型设计的研究生来说是必需的。 Verilog专家本书涵盖了所有有关Verilog的主题，从基本的建模结构一直到高级主题，诸如编程语言接口（PLI）、逻辑综合和高级的验证技术等。对于Verilog专家来说，本书是一本唾手可得的参考书，与IEEE Standard Verilog Hardware Description Language参考手册相辅相成。本书包含的材料倾向于专用集成电路（ASIC）的设计方法学，但是本书中所解释的概念完全适用于FPGA，PAL，总线，线路板和系统的设计。本书为了简化讨论，采用中规模集成电路（MSI）作为例子，但这些概念完全适用于超大规模集成电路（VLSI）的设计。组织结构本书由如下三部分组成。第一部分 Verilog基础知识这一部分涵盖了Verilog初学者编写小型Verilog模型和运行仿真所必须掌握的全部资料。注意，本书将门级建模的介绍放在行为级建模之前。之所以这样做，是因为我认为对初学者来说理解门级电路与Verilog行为描述之间的一一对应关系是比较容易的。一旦理解了门级建模，初学者就能很容易地理解更高层次的抽象，诸如数据流建模和行为建模，不会把Verilog HDL只当成普通的编程语言，而忽略了它是数字设计语言的事实。这样，初学者在一开始就可以建立起Verilog是数字电路设计语言的概念。初学者如果一开始就学习行为描述，往往倾向于像编写C程序那样来编写Verilog，有时候看不到自己正在试图用Verilog语言来表示硬件电路。第一部分共有9章。第二部分 Verilog高级主题这一部分包含许多高级概念，对于想从编写小型Verilog模型过渡到较大型设计的Verilog用户来说，这些概念是必须知道的。本部分覆盖的高级内容包括时序仿真、开关级建模、用户自定义原语（UDP）、编程语言接口（PLI）、逻辑综合和高级验证技术等。第二部分共有6章。第三部分 附录这一部分包含的内容可以作为参考资料使用，包括强度建模、编程语言接口（PLI）子程序清单、形式化语法定义、Verilog有关问题解答和大型Verilog设计举例等。第三部分共有6个附录。本书采用的约定本书用黑体字表示属于Verilog HDL的一部分的关键字、系统任务和编译指令，例如and，nand，＄display和`define。另外，还有两个约定需要说明： 本书中凡是用到Verilog和Verilog HDL，都指的是Hardware Description Language，即Verilog硬件描述语言；凡是用到Verilog仿真器或仿真器产品的商标，如Verilog-XL或VCS，都指的是基于Verilog的仿真器。 本书中经常提到的设计人员主要是指数字逻辑设计人员，然而更经常的情况是指Verilog HDL的使用者或验证工程师。 译者后记经过半年多的努力，我终于将朋友托付的任务完成了。回想当初接受任务时，我非常犹豫。我的日常工作非常繁忙，每周有十多个小时的教学课时，还有尚未完成的课题任务，新近跟我做课题的几个本国和留学研究生尚未入门，需要指导。另外，还常常有技术杂志约我写稿，这一切都使我很难做出决定。当我与北京理工大学的胡燕祥博士联系之后，他同意参加本书的翻译工作，这时我才有了一些信心。早在读硕士阶段，胡博士就与我认识了，他是内蒙古大学计算机系须毓孝教授的学生。须教授是我在清华求学时的同班同学，我们一起在清华度过了难忘的岁月。胡博士到北京上学后经常到北航来与我讨论有关Verilog的问题。他做事认真踏实，一丝不苟，给我留下了很好的印象。有了他的加盟，我就欣然答应了朋友的托付。胡博士又邀请了他的老同学刁岚松博士加盟，三个人一起努力，就可以高质量地按时完成翻译任务了。经过讨论之后我们决定，翻译的风格由我确定。翻译必须以理解为前提，不理解的地方弄清楚了再翻译，文字以简单明了为宗旨，复杂难懂的句子分解成多句来翻译。我们3人各分一部分进行翻译，最后由我负责全面修改和审校。起初，为了协调风格，修改和讨论的工作量很大。经过4个多月的磨合期，修改的工作量越来越少，后面几个月则只需要修改由于疏忽引起的个别错误。终于，在经过半年多辛勤努力之后，本书得以翻译和整理完毕。在我工作生涯的最后十年里，赶上了一件很有意义的事情，那就是推广数字系统的Verilog HDL设计方法。回想十多年以前，当我刚接触Verilog语言时，什么学习资料都没有，只能查看厂家的手册，内容零散混杂，让人不知所云。经过一年多的摸索，我终于体会到了这种语言的魅力，它的方便、简洁和容易理解远在VHDL之上。两年之后，我终于在自己的课题中全面放弃了VHDL，改用Verilog。为了推广Verilog的教学，北航出版社把我编写的讲义正式出版。最初只印刷了1000册，但没有想到的是这样一本薄薄的普通讲义，近年来居然多次重印，已销售近2万册。另外，我编写的其他Verilog教材也多次再版。我相信，随着我国集成电路设计行业的发展，Verilog语言必定会有更加美好的明天。在本书中译本出版之前，我还要感谢我以前的两位硕士生，杨柳女士和林晗先生。他们非常认真地阅读了我的最后修改稿，发现并指出了一些问题。我还要感谢正在做本科毕业设计的杨雷同学，他主动热情地帮助我做了许多工作，减轻了我的工作负担。无论是作为本书的译者和多年讲授和使用Verilog语言的老教师，还是作为一位数字系统设计工程师，我都非常愿意向读者郑重推荐这本好书。对于书中的错误和疏漏之处，我非常愿意和读者讨论。欢迎读者批评指正。 夏宇闻于北京航空航天大学